nguyenquanicd/vlsit_asic_soc_ai_skills
Developer tools이 페이지는 AI로 자동 번역되었습니다. 기술적인 세부 사항은 원문을 확인하세요. 원문 보기
ASIC 및 FPGA 디자인 AI 기술
개요
ASIC/RTL 작업에 대한 8 가지 준비 기술 : 디자인 사양을 작성하고 RTL을 확인하고 프로토콜 assertions, draw diagrams 및 파형으로 Testbench를 작성하고 VHDL을 변환하고 오픈 소스 IP를 찾습니다. 각 기술에는 두 번 존재합니다: .claude/skills/ (Claude 부호)와 .agents/skills/ (Codex). 이 웹 사이트는 애플 리케이션에 전념. 우리는 정품 앱과 게임을 제공 할 목적으로이 사이트를 만들었습니다. 4AppsApk 최고의 안드로이드 애플 리케이션을위한 무료 APK 파일 다운로드 서비스, 계략. .claude/skills/ (Claude Code) và .agents/skills/ (Codex). 각 기술은 당신이 필요로 하는 질문을 (옵션과 예) 그리고 당신의 대답을 기다립니다. 대답 간단히, 예를 들어 1A 2B 3 : 내 자신의 생각. / M Mi 기술 tspot h runningi nh mailng gì cufn (có phorganng án và ví dū) và ch鶏 b nn trà l̪i. ng ng n n n n n n n n n Per-skill 세부사항: 각 기술 폴더 안쪽에 README.md. / 한국어 README.md trong thā mjuc 기술.
개요(AI 번역)
EN: ASIC/RTL 작업에 대한 8 가지 준비 기술 : 디자인 사양을 작성하고 RTL을 확인하고 프로토콜 assertions, draw diagrams 및 파형으로 Testbench를 작성하고 VHDL을 변환하고 오픈 소스 IP를 찾습니다. 모든 기술에는 두 번 존재합니다. .claude/skills/ (Claude Code) 및 .agents/skills/ (Codex).
VI: 이 웹 사이트는 애플 리케이션에 전념. 우리는 정품 앱과 게임을 제공 할 목적으로이 사이트를 만들었습니다. 4AppsApk 최고의 안드로이드 애플 리케이션을위한 무료 APK 파일 다운로드 서비스, 계략. .claude/skills/] (Claude Code) và .agents/skills/] (Codex).
1. 3 단계/Bachit 宁波u trong 3 bachic에서 시작
| 단계 | 이/Làm | 주/기요 |
|—|||||
| 1 | 저장소를 복제하고 Claude Code 또는 Codex에서 작업공간으로 폴더를 엽니다. / Clone 저장소 rresorti ☸ thām mkorc làm workspace trong Claude Code ho hocCodex. | 도구는 스스로 기술을 찾습니다. · Công cụ tomorph nh̪n 기술. |
| 2 | Python 3: python --version (Windows 설치: winget install Python.Python.3.12). / Kirangm tra Python 3. | 표준 라이브러리만 있습니다. 모든 것을 설치하기 전에 기술 요청. / 한국어 th th th th chu chu chu chu chu chu
이 페이지는 AI로 자동 번역되었습니다. 기술적인 세부 사항은 원문을 확인하세요.
README
원문 README의 일부입니다. 원문 보기.
VLSIT skills for Claude Code and Codex / Bộ skill VLSIT cho Claude Code và Codex
EN: Eight ready-to-use skills for ASIC/RTL work: write a design specification, generate and check RTL, write a testbench with protocol assertions, draw diagrams and waveforms, convert VHDL, and find open-source IP. Every skill exists twice: .claude/skills/ (Claude Code) and .agents/skills/ (Codex).
VI: Tám skill dùng ngay cho công việc ASIC/RTL: viết đặc tả thiết kế, sinh và kiểm RTL, viết testbench có assertion giao thức, vẽ sơ đồ và waveform, chuyển VHDL, tìm IP mã nguồn mở. Mỗi skill có hai bản: .claude/skills/ (Claude Code) và .agents/skills/ (Codex).
1. Start in 3 steps / Bắt đầu trong 3 bước
| Step | Do this / Làm | Note / Ghi chú |
|---|---|---|
| 1 | Clone the repository and open the folder as the workspace in Claude Code or Codex. / Clone repository rồi mở thư mục làm workspace trong Claude Code hoặc Codex. | The tool finds the skills by itself. / Công cụ tự nhận skill. |
| 2 | Check Python 3: python --version (Windows install: winget install Python.Python.3.12). / Kiểm tra Python 3. |
Standard library only. The skills ask before installing anything. / Chỉ dùng thư viện chuẩn; skill hỏi trước khi cài gì. |
| 3 | Call a skill: Claude Code /vlsit-rtl-generator, Codex $vlsit-rtl-generator, or just describe the job. / Gọi skill hoặc mô tả công việc. |
/skills lists the loaded skills; restart the tool if a new one is missing. / /skills liệt kê skill đã nạp; nếu thiếu thì khởi động lại công cụ. |
Each skill asks you the questions it needs (with options and examples) and waits for your answer. Answer briefly, for example 1A 2B 3: my own idea. / Mỗi skill tự hỏi những gì cần (có phương án và ví dụ) và chờ bạn trả lời. Trả lời ngắn, ví dụ 1A 2B 3: ý của tôi.
2. Which skill for which job / Việc nào dùng skill nào
| I want to… / Tôi muốn… | Skill | Say, for example / Ví dụ câu lệnh |
|---|---|---|
| Write the design specification of an IP / Viết đặc tả thiết kế IP | vlsit-asic-ip-microspec |
“Write the spec of an APB4 to TL-UL bridge” |
| Generate RTL from a spec, or fix RTL under the VLSIT rules / Sinh RTL từ spec hoặc sửa RTL theo rule VLSIT | vlsit-rtl-generator |
“Generate the RTL of this spec: ``” |
| Add a feature to existing RTL with an approved plan / Thêm tính năng cho RTL có sẵn, có duyệt kế hoạch | vlsit-rtl-spec-change-implementer |
“Add to the RTL in” |
| Convert VHDL to SystemVerilog / Chuyển VHDL sang SystemVerilog | vlsit-vhdl-to-systemverilog |
“Convert the VHDL design in ``” |
| Draw the module hierarchy as Draw.io / Vẽ sơ đồ hierarchy RTL bằng Draw.io | vlsit-rtl-hierarchy-diagram |
“Draw the hierarchy of ``” |
| Draw a timing waveform from text, VCD or an image / Vẽ waveform | vlsit-wavedrom-waveform |
“Draw the waveform of this VCD” |
추천 도구
다른 키워드를 입력하거나 필터를 제거해 보세요.
설치
npx skillfish add nguyenquanicd/vlsit_asic_soc_ai_skills