arcadia-1/sar-adc-skills
Developer toolsこのページは AI により自動翻訳されています。技術的な詳細は原文をご確認ください。 原文を見る
SAR ADCの設計知識ベース:アーキテクチャ、CDAC、コンパレータ、ブートストラップ、非同期ロジック、統合、Spectre検証。 タップアウト11ビット参照が含まれています.
概要
システムレベルのアーキテクチャからトランジスタレベルの実装と検証まで、SAR ADCの設計知識ベース。 各モジュールの参照には、Spectre の testbench のセットアップ、解析コマンド、メトリック抽出、および pass/fail の基準のセクションが含まれています。 AI コーディングエージェントのスキルとしてインストールします。 スキルはSAR ADC設計の質問にアクティブにします。アーキテクチャ、CDAC切り替え、比較ノイズ、ブートストラップサンプリング、非同期ロジック、シミュレーション設定、またはENOB分析。 スキルは完全な設計鎖を支えます: 1. — ノイズ/タイミング割り当てへのENOBターゲット 2. — 完全に異なる、充電再配布CDAC、動的コンパレータ、非同期/同期SAR 3。 — トランジスタトポロジー、サイジングガイドライン、シリコン-proven例4。 — モジュール接続、極性慣行、差分交差5.
概要（AI 翻訳）
システムレベルのアーキテクチャからトランジスタレベルの実装と検証まで、SAR ADCの設計知識ベース。
このスキルカバーとは
| トピック | リファレンス | お問い合わせ | SAR運用、CDAC中心アーキテクチャ、同期対非同期 | [[T0] | | 設計フロー、騒音予算、スイッチングスキーム、サンプリング | [`design-and-tradeoffs.md` | | PVT、メタ安定性、BER、参考パス、供給完全性 | [`robustness-and-system.md` | | CDAC:充電再配布、キャップアレイ、DACスイッチ、差動操作 | [`cdac.md` | | StrongArmコンパレータ:トポロジー・サイジング・オフセットトリム・ノイズ | [[T4] | | ブーツトラップスイッチ: ゲートブースト、ロンフラットネス、CDACとの統合 | [`bootstrap_switch.md` | | Async SARロジック: ラッチチェーン、DCTRL生成、DACスイッチマッピング | [`sar-logic.md` | | トップレベルの統合:モジュールの接続、信号の流れ、相互接続 | [[[T7] | | スペクトシミュレーション:コヒーレントサンプリング、ストロボ、ADCToolbox、パーブロック検証 | [`simulation-and-verification.md` | | クリーンなADC供給のためのLDO規制 | [[T9] | | 全モジュールの階層とサイジングで11ビットのリファレンスデザインをタップ | `sar-adc-11b-zzs.
このページは AI により自動翻訳されています。技術的な詳細は原文をご確認ください。
README
以下は原文 README の抜粋です。原文を見る。
sar-adc-skills
SAR ADC design knowledge base for agentic IC design — from system-level architecture to transistor-level implementation and verification.
What This Skill Covers
| Topic | Reference |
|---|---|
| SAR operation, CDAC-centered architecture, sync vs async | core-architecture.md |
| Design flow, noise budgets, switching schemes, sampling | design-and-tradeoffs.md |
| PVT, metastability, BER, reference path, supply integrity | robustness-and-system.md |
| CDAC: charge redistribution, cap array, DAC switches, differential operation | cdac.md |
| StrongArm comparator: topology, sizing, offset trim, noise | comparator.md |
| Bootstrap switch: gate boosting, Ron flatness, integration with CDAC | bootstrap_switch.md |
| Async SAR logic: latch chain, DCTRL generation, DAC switch mapping | sar-logic.md |
| Top-level integration: module connectivity, signal flow, cross-connections | integration.md |
| Spectre simulation: coherent sampling, strobe, ADCToolbox, per-block verification | simulation-and-verification.md |
| LDO regulator for clean ADC supply | ldo.md |
| Taped-out 11-bit reference design with full module hierarchy and sizing | sar-adc-11b-zzs.md |
Every module reference includes a “How to Verify” section with Spectre testbench setup, analysis commands, metric extraction, and pass/fail criteria.
Quick Start
Install as a skill for your AI coding agent:
# Symlink into your project's skills directory
ln -s /path/to/sar-adc-skills/sar-adc-skill .claude/skills/sar-adc
The skill activates on SAR ADC design questions — architecture, CDAC switching, comparator noise, bootstrap sampling, async logic, simulation setup, or ENOB analysis.
Repository Layout
sar-adc-skill/
├── SKILL.md # Skill definition and read-order guide
├── references/ # 11 technical references (111 KB total)
│ ├── core-architecture.md
│ ├── design-and-tradeoffs.md
│ ├── robustness-and-system.md
│ ├── cdac.md
│ ├── comparator.md
│ ├── bootstrap_switch.md
│ ├── sar-logic.md
│ ├── integration.md
│ ├── simulation-and-verification.md
│ ├── ldo.md
│ └── sar-adc-11b-zzs.md
├── assets/va/ # Verilog-A behavioral models (4-bit SAR)
└── evals/ # Evaluation prompts for skill testing
Design Depth
The skill supports the full design chain:
- Specs to budgets — ENOB target to noise/timing allocation
- Architecture — fully differential, charge-redistribution CDAC, dynamic comparator, async/sync SAR
- Circuit implementation — transistor topologies, sizing guidelines, silicon-proven examples
- Integration — module connectivity, polarity conventions, differential cross-connections
- Verification — per-block (PSS+Pnoise, THD, DNL/INL, timing) and full-ADC (ENOB, SNDR, SFDR)
Includes a taped-out 11-bit reference design with complete module hierarchy, transistor sizing, and simulation parameters.
推奨ツール
別のキーワードを試すか、フィルタを外してください。
インストール
npx skillfish add arcadia-1/sar-adc-skills